

CD00107foreignJPkawanakakoEnglishAbstract.txt
esp@cenet — Bibliographic data
European
Patent Office

SEMICONDUCTOR STORAGE DEVICE

Bibliographic data Description Claims Mosaics Original
document INPADOC legal status

Publication number:JP1285088 (A)
Publication date:1989-11-16
Inventor(s):KAWANAKAKO SATORU
Applicant(s):NIPPON ELECTRIC CO
Classification:
- international:G11C11/41; G11C11/34; G11C11/41;
G11C11/34; (IPC1-7): G11C11/34
- European:
Application number:JP19880114271 19880510
Priority number(s):JP19880114271 19880510

[View INPADOC patent family](#)
[View list of citing documents](#)

[Report a data error here](#)

Abstract of JP 1285088 (A)

PURPOSE:To enable reading without being late for a normal read operation by transmitting write data directly to a read circuit by a switching circuit when a detecting circuit detects a time when a write and a read are performed to the same address. CONSTITUTION:When the write and read are performed to the same address at the same period, the coincidence of addresses is detected by a 2-input EXNOR element 12 and an (n+1)-input AND element 11 and further, a 3-input AND element 15a detects that the write and read are performed at the same time. By obtaining the AND of signals from timing circuits 7a and 7b, the output of the 3-input AND element 15a catches the moment at which the write and read are started, a write circuit 3 is connected with a

CD00107foreignJPkawanakakoEnglishAbstract.txt
read circuit 4 by a circuit composed of a P-type MOS
transistor 17 and an (N)-type MOS transistor 18 and the
write data are sent directly to the read circuit 4.
Thus, the read of the data is prevented from being late.

Data supplied from the esp@cenet database ---- Worldwide

⑪ 公開特許公報 (A) 平1-285088

⑫ Int. Cl.
G 11 C 11/34

識別記号

序内整理番号
K-8522-5B

⑬ 公開 平成1年(1989)11月16日

審査請求 未請求 請求項の数 1 (全5頁)

⑭ 発明の名称 半導体記憶装置

⑮ 特 願 昭63-114271

⑯ 出 願 昭63(1988)5月10日

⑰ 発明者 川中子 覚 東京都港区芝5丁目33番1号 日本電気株式会社内

⑱ 出願人 日本電気株式会社 東京都港区芝5丁目33番1号

⑲ 代理人 弁理士 内原晋

明細書

発明の名称

半導体記憶装置

特許請求の範囲

1組のメモリセルに対して書き込みおよび読み出しを同じ期間に任意のアドレスに対して独立に実行することができる半導体記憶装置において、前記同じ期間に同一アドレスに対して書き込みおよび読み出しが行われようとする状態を検出する検出回路と、書き込みを行う回路の出力と読み出しを行なう回路の入力を連結する開閉回路を有し、前記検出回路が書き込みおよび読み出しが同一アドレスに対して行われる時を検出した時は、前記開閉回路により書き込みデータを直接前記読み出しを行なう回路へ伝達し、通常の読み出しタイミングより遅れる事なく読み出しを行なう事が出来るようにした事を特徴とする半導体記憶装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体記憶装置に関し、特に1組のメモリセルに対して同じ期間に任意のアドレスに対してデータの書き込みおよび読み出しを独立に実行することができる半導体記憶装置に関する。〔従来の技術〕

従来の1組のメモリセルに対して同じ期間に任意のアドレスに書き込みおよび読み出しを実行することができる半導体記憶装置は、第3回に示すように、1組のメモリセル1に対して書き込み回路3と書き込みを行うアドレスを指定するアドレスデコーダ6aおよび書き込み動作を制御するタイミング回路7a、また、読み出し回路4と読み出しを行うアドレスを指定するアドレスデコーダ6bおよび読み出し動作を制御するタイミング回路7bを備えている。

ここで、1組のメモリセルは第4回(a)に示すような構造をしており、書き込み動作の場合には、アドレスデコーダ6aからの信号により、ワ

ード線 W_s にゲートが接続されている n 形 MOS ドランジスタ $1B_{s0}, 1B_{s1}$ を ON 状態にし、ビット線 B_{s0}, B_{s1} からのデータをメモリセルに書き込む。また、読み出し動作の場合は、アドレスデコーダ $6b$ からの信号により、ワード線 W_s にゲートが接続されている n 形 MOS ドランジスタ $1B_{s0}, 1B_{s1}$ を ON 状態にし、ビット線 B_{s0}, B_{s1} へ出力を行う。このように、書き込み動作と読み出し動作を独立に行うことができるようになっている。

このような従来の半導体記憶装置では、書き込みと読み出しが、同じ期間に同一のアドレスに対して行われる時、メモリセルに記憶されている値と書き込まれる値とが異なる場合には、読み出される値がメモリセル内に記憶されていた値であるのか、あるいは新たに書き込まれた値であるのかは、時間によって異ってくる。

一例として、メモリセルに 0 が記憶されている、新たに 1 を書き込み、同時に読み出しを行った時のメモリセル内の信号波形を第 4 図 (b) に示

す。時刻 T_0 でセレクタが動作し、わずかに遅れてビット線 B_{s0} が 1 となる（この時、ビット線 B_{s1} の値は、 $B_{s1} = B_{s0} = 0$ である）。

次に、ワード線 W_s, W_b の信号により、n 形 MOS ドランジスタ $1B_{s0}, 1B_{s1}, 1B_{b0}, 1B_{b1}$ が時刻 T_0 で ON 状態となると、 M_0 の電位はビット線 B_{s0} の電位により時刻 T_0 より電位が上昇して、やがて 1 となる。 M_1 側では、逆に、電位が 0 となる。この時、読み出し側のビット線 B_{b0} では、 M_0 より信号が n 形 MOS ドランジスタ 1 個を通して遅れて値が変化するのに対して、ビット線 B_{b1} では、 M_1 つまり、 M_0 と同じタイミングで、しかも、メモリセル内に残っていた値に従って変化が生じる。

時刻 T_0 からメモリセル内の値が書き換えた値の出力される時刻 T_1 までの間は、メモリセル内に残っていた古い値が出力されている事になり、時刻 T_1 以降は、新たに書き込まれた値が出力される。このように、読み出される値は、読み

出しの途中で変化してしまうという事態が生じる。

これを防ぐには、読み出し側のワード線 W_b に送る信号を遮断させて、メモリセル内の値の変化が終了してから出力する方法があるが、これでは、アクセス時間がこの分だけ増加し、読み出しが遅れてしまう。

〔発明が解決しようとする課題〕

上述したように従来の半導体記憶装置では、メモリセルから読み出される値がメモリセル内に記憶されていた値であるのか、新たに書き込まれた値であるのか不確定であるという欠点がある。

〔課題を解決するための手段〕

本発明の半導体記憶装置は、1 組のメモリセルに対して書き込みおよび読み出しを同じ期間に任意のアドレスに対して独立に実行することができる半導体記憶装置において、前記同じ期間に同一アドレスに対して書き込みおよび読み出しが行われようとする状態を検出する検出回路と、書き込みを行う回路の出力と読み出しが行う回路の入力

とを結ぶ開閉回路を有し、前記検出回路が書き込みおよび読み出しが同一アドレスに対して行われる時を検出した時は、前記開閉回路により書き込みデータを直後に前記読み出しが行なう回路へ伝達し、通常の読み出しが行なうタイミングより遅れる事なく読み出しが行なう事が出来るようにした事を特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第 1 図は本発明の第 1 の実施例のブロック図である。ブロック動作クロック信号 B_E が 1 で、書き込み可信号 WE が書き込み可の時、データは書き込み回路 3、セレクタ 2 を通してアドレスデコーダ 6、で指定されたメモリセル 1 上のアドレスに書き込まれる。

また、ブロック動作可クロック信号 WR が 1 で、読み出し可信号 RE が読み出し可の時、アドレスデコーダ 6、で指定されたメモリセル 1 のアドレスのデータがセレクタ 2、読み出し回路 4

を通して読み出される。

ここで、同じ期間にブロック動作可信号B E₁、B E₂が1となり、かつ、アドレスデコーダ6_a、6_bが同一アドレスを指定し、書き込み可信号W E₁が書き込み可および読み出し可信号R E₁が読み出し可となり、同一のアドレスに対して書き込みと読み出しが行われる状況になった場合には、2入力E X N O R 素子1 2およびn+1入力A N D 素子1 1によりアドレスの一致を検出し、さらに、3入力A N D 素子1 5 aにより書き込みおよび読み出しが同時に行われようとする状態である事を検出する。

3入力A N D 素子1 5 aの出力はタイミング回路7 a、7 bからの信号のANDを取ることにより、書き込みおよび読み出しが開始される瞬間をとらえ、書き込み回路3と読み出し回路4とをP型MOSトランジスタ1 7およびn形MOSトランジスタ1 8より成る回路で接続し、書き込みデータを直接読み出し回路4へ送り、データの読み出しが遅れるのを防止する。

は、書き込み可側では書き込みが、書き込み不可側では読み出しが行われる。

このように、書き込み・読み出し回路を2つ備えた半導体記憶装置では、どちらの書き込み・読み出し回路からも書き込み、読み出しが行われるため、第4図(a)に示すワード線W₁、W₂のうち、読み出しとなる側の信号を遮断させたために、余分な回路を用いて制御しなければならない。これに対して、本発明を用いれば、第1図に示した場合と同様な手法により簡単に選択を防ぐして確定した出力を得ることができる。

すなわち、2入力E X N O R 素子1 2およびn+1入力A N D 素子1 1によりアドレスの一致を検出し、2入力E X N O R 素子1 3によって書き込み・読み出し回路5 a、5 bのうち一方が書き込み、他方が読み出しだとなっている状態を検出し、その後、タイミング回路からの情報を取り入れて書き込みを行う回路と読み出しを行う回路、つまり2つの書き込み・読み出し回路の端を接続して遅延を防いで確定した出力を得ることができ

書き込みおよび読み出しのアドレスが異なる場合や、書き込みあるいは読み出しの一方が行われる場合には、書き込み回路3と読み出し回路4との間に遮断されて、通常の書き込み、読み出しが行われる。

第2図は本発明の第2の実施例のブロック図である。ここでは、書き込みおよび読み出しの両方の動作を行なう書き込み・読み出し回路を2つ備えた半導体記憶装置について示す。

この場合には、ブロック動作クロック信号B E₁、B E₂が1で、書き込み可信号W E₁、W E₂が書き込み可の時、書き込みデータは書き込み・読み出し回路5 a、5 bセレクタ2を通過してアドレスデコーダ6 a、6 bで指定されたメモリセル1のアドレスに書き込まれる。

また、ブロック動作クロック信号B E₁、B E₂が書き込み付加のときは、指定されたアドレスからデータが読み出される。

さらに、書き込み可信号W E₁、W E₂のうち一方が書き込み可、他方が書き込み不可の場合

る。

〔発明の効果〕

以上説明したように、本発明は1組のメモリセルに対し、書き込みおよび読み出しを同じ期間に任意のアドレスに対して独立に実行することができる半導体記憶装置において、同じ期間に同一のアドレスに対して書き込みおよび読み出しが行われる場合に、書き込みを行う回路と読み出しを行う回路との間を接続して通常の読み出し動作に遅れることなく確定した値を読み出すことができる効果がある。

図面の簡単な説明


第1図および第2図は本発明の半導体記憶装置の第1および第2の実施例のブロック図。第3図は従来の半導体記憶装置のブロック図。第4図(a)は1個のメモリセルの回路図、第4図(b)は第4図(a)が動作する時の各部の電位を示した図である。

A₀、A₁、A_n、B₀、B₁、B_n…アドレ


ス信号、 B_{x0} 、 B_{x1} 、 B_{x2} 、 B_{x3} …ビット線、 B_{E0} 、 B_{E1} …ブロック動作クロック信号、 I_{x0} 、 I_{x1} …入力データ信号、 $I_{O_{x0}}$ 、 $I_{O_{x1}}$ …入出力データ信号、 M_{x0} 、 M_{x1} …メモリセル内の電位測定点、 O_{x0} 、 O_{x1} …出力データ信号、 R_{E0} …読み出し可信号、 T_0 …セレクタが動作を始める時刻、 T_1 …n形MOSトランジスタ $1\ B_{x0}$ 、 $1\ B_{x1}$ 、 $1\ B_{x2}$ 、 $1\ B_{x3}$ がONとなる時刻、 T_2 …メモリセル内の電位が変化し始める時刻、 T_3 …ビット線の出力が反転する時刻、 W_x 、 W_y …ワード線、 WE_x 、 WE_y …書き込み可信号、1…メモリセル、2…セレクタ、3…書き込み回路、4…読み出し回路、5a、5b…書き込み・読み出し回路、6a、6b…アドレスデコーダ、7a、7b…タイミング回路、1 1…n+1入力AND素子、1 2…2入力EXNOR素子、1 3…2入力EXOR素子、1 4…2入力AND素子、1 5、1 5a…3入力AND素子、1 6…インバータ、1 7…P型MOSトランジスタ、1 8、1 8_{x0}、1 8_{x1}。

1 8_{x0}、1 8_{x1}…n型MOSトランジスタ。



代理人 弁理士 内 原 賢



第 1 図



第 2 図



第4図